PATENT ABSTRACTS OF JAPAN

(11)Publication number:

11-306044

BEST AVAILABLE

(43) Date of publication of application: 05.11.1999

(51)Int.CI.

G06F 11/28

(21)Application number: 10-112125

(71)Applicant: HITACHI LTD

(22)Date of filing:

22.04.1998

(72)Inventor: SAKAMOTO NORISHIGE


NITTA KENICHI

(54) DATA PROCESSOR

(57)Abstract:

PROBLEM TO BE SOLVED: To expand a range in which PC trace is possible for the number of PC trace register means.

SOLUTION: A data processor includes trace data registers 33a to 33d which successively store branching trace data that specify a branching origin and a branched party when a branching occurs to the instruction execution of a CPU 2, repeat number of times registers 34a to 34d, and control means 30, 31 and 32. The control means 30 to 32 have the repeat number of times registers corresponding to the branching trace data of the previous branching update the number of times data when the branching equal to the previous one occurs and obtains the trace data for another trace data register and initializes the corresponding repeat number of times register when a branching different from the previous one occurs. Even if the same branching is repeated by a repeat instruction or the like, the same trace data are blocked so that they are not stored in new trace data registers 33a to 33d.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号

特開平11-306044

(43)公開日 平成11年(1999)11月5日

(51) Int.Cl.6

G06F 11/28

識別配号

310

FΙ

G06F 11/28

310E

審査請求 未請求 請求項の数4 OL (全 9 頁)


(21)出願番号	特顧平10-112125	(71)出顧人	000005108
	•		株式会社日立製作所
(22) 出顧日	平成10年(1998) 4 月22日		東京都千代田区神田駿河台四丁目 6 番地
		(72)発明者	阪本 遠成
			東京都小平市上水本町五丁目20番1号 株
			式会社日立製作所半導体事業部内
		(72)発明者	新田 健一
			東京都小平市上水本町五丁目20番1号 株
			式会社日立製作所半導体事業部内
		(7A) #P## A	弁理士 玉村 静世
		いがしを主人	万在工 15f1 时区
			·
		1	

(54) 【発明の名称】 データプロセッサ

(57)【要約】

【課題】 PCトレース用レジスタ手段の数に対してP Cトレース可能な範囲を広げる。

【解決手段】 データプロセッサは、CPU(2)の命令実行に分岐が発生したとき分岐元及び分岐先を特定する分岐トレースデータを順次格納するトレースデータレジスタ(33a~33d)と、リビート回数レジスタ(34a~34d)と、制御手段(30,31,32,30a,30b)とを含む。制御手段は、前回と等しい分岐が生じたとき前回の分岐の分岐トレースデータ対応のリビート回数レジスタで回数データを更新し、前回と異なる分岐が生じたとき別のトレースデータレジスタを収得し且つ対応するリビート回数レジスタを初期化する。リビート命令等により同じ分岐が繰り返される場合にも毎回同じトレースデータが新たなトレースデータレジスタに格納される事態を阻止する。



【特許請求の範囲】

【討求項1】 CPUと、CPUによる命令実行順序が 変化される分岐が発生したとき分岐元及び分岐先の命令 アドレスを特定するための分岐トレースデータを順次格 納する複数個のトレースデータレジスタと、前記夫々の トレースデータレジスタに設けられたリピート回数レジ スタと、前記複数個のトレースデータレジスタに対する 分岐トレースデータの格納を制御すると共に、前記リピ ート回数レジスタに対する回数データの格納を制御する 制御手段とを含み、

前記制御手段は、分岐の発生を検出したときその分岐が 前回の分岐と等しいときは対応する分岐トレースデータ を既に有するトレースデータレジスタのリピート回数レ ジスタ上で回数データを更新し、その分岐が前回の分岐 と異なるときは別のトレースデータレジスタに今回の分 岐トレースデータを取得すると共に対応するリピート回 数レジスタを初期化する、ものであることを特徴とする データプロセッサ。

【請求項2】 CPUと、CPUによる命令実行順序が 変化される分岐が発生したとき分岐元及び分岐先の命令 20 アドレスを特定するための分岐トレースデータを願次格 納する複数個のレジスタ手段と、前記複数個のレジスタ 手段に対する分岐トレースデータの格納を制御する制御 手段とを含み、

前記制御手段は、新たに分岐が生じたときの分岐トレー スデータが前記レジスタ手段に既に格納されている分岐 トレースデータに等しいときは新たな分岐トレースデー タの取得に代えて一致に係る分岐の回数を対応するレジ スタ手段に格納し、新たに分岐が生じたときの分岐トレ ースデータが前記レジスタ手段に既に格納されている分 30 岐トレースデータと不一致のときはレジスタ手段を変え て新たな分岐トレースデータを取得する、ものであるこ とを特徴とするデータプロセッサ。

【請求項3】 CPUと、CPUによる命令実行順序が 変化される分岐が発生したとき分岐元及び分岐先の命令 アドレスを特定するための分岐トレースデータを順次格 納する複数個のレジスタ手段と、前記複数個のレジスタ 手段に対する分岐トレースデータの格納を制御する制御 手段とを含み、

前記制御手段は、新たに分岐が生じたときその分岐がり 40 あろう。 ピート命令の実行による繰返しであるときは新たな分岐 トレースデータの取得に代えてそのリビート命令に係る 分岐の回数を対応するレジスタ手段に格納し、新たに分 岐が生じたときその分岐がリビート命令の実行による操 返しでないときはレジスタ手段を変えて新たな分岐トレ ースデータを取得する、ものであることを特徴とするデ ータプロセッサ。

【請求項4】 前記制御手段は更に、リピート命令の途 中で割込みに基づく分岐が発生したとき、レジスタ手段 を変えて新たな分岐トレースデータを取得する処理を抑 50 々のトレースデータレジスタに設けられたリピート回数

止するものであることを特徴とする請求項3記載のデー タプロセッサ。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、CPU(中央処理 装置)による命令実行順序が変化される分岐が発生した とき分岐元及び分岐先の命令アドレスを取得するための 分岐トレースデータを保持することができる、所謂PC トレース機能を有するデータプロセッサに関し、例え 10 ば、リビート命令をサポートするマイクロコンピュータ に適用して有効な技術に関する。

[0002]

【従来の技術】マイクロコンピュータには、オンボード でユーザデバッグ機能をサポートするためのPCトレー ス機能を有するものがある。CPUによる命令実行順序 が変化されることになる分岐は、分岐命令、割込み、例 外処理、リピート命令などによって生ずる。PCトレー ス機能は、前記分岐が発生したとき分岐元及び分岐先の 命令アドレスを取得するための分岐トレースデータをP Cトレース用レジスタに保持させる。デバッグサポート 機能とされる。とのPCトレースレジスタは、複数組備 えられており、分岐が発生する度に、順次格納先レジス タが変化されていく。

【0003】尚、PCトレース機能について記載された 文献の例としては、日立SH7410ハードウェアマニ ュアル第2版(平成9年11月発行)第186頁~第1 88頁並びに第195頁~第196頁がある。

[0004]

【発明が解決しようとする課題】しかしながら、従来技 術のPCトレース機能では、同じ分岐が何回も繰り返さ れる場合であっても、毎回同じ分岐トレースデータを保 持していくため、記憶容量に限りの有るPCトレースレ ジスタを無駄に費やすことになり、広範囲にPCトレー スを行なうことができない。

【0005】本発明の目的は、レジスタ手段の数が限ら れていても広範囲にPCトレースを行なうことができる データプロセッサを提供することにある。

【0006】本発明の前記並びにその他の目的と新規な 特徴は本明細書の記述及び添付図面から明らかになるで

【課題を解決するための手段】本願において開示される 発明のうち代表的なものの概要を簡単に説明すれば下記 の通りである。

【0008】すなわち、データプロセッサは、CPU (2) と、CPUによる命令実行順序が変化される分岐 が発生したとき分岐元及び分岐先の命令アドレスを特定 するための分岐トレースデータを順次格納する複数個の トレースデータレジスタ(33a~33d)と、前記夫 レジスタ(34a~34d)と、前記複数個のトレースデータレジスタに対する分岐トレースデータの格納を制御すると共に、前記リピート回数レジスタに対する回数データの格納を制御する制御手段(30、31、32、30a、30b)とを含む。前記制御手段の機能を包括的に説明すれば、分岐の発生を検出したとき、その分岐が前回の分岐と等しいときは対応する分岐トレースデータを既に有するトレースデータレジスタのリピート回数レジスタ上で回数データを更新し、その分岐が前回の分岐と異なるときは別のトレースデータレジスタに今回の 10分岐トレースデータを取得すると共に対応するリピート回数レジスタを初期化するものである。

【0009】上記により、リビート命令やループによって同じ分岐が何回も繰り返される場合であっても、毎回同じトレースデータが新たなトレースデータレジスタに格納される事態を阻止することができる。したがって、記憶容量に限りの有るPCトレース用のトレースデータレジスタを無駄に費やすことがない。したがって、広範囲にPCトレースを行なうことが可能になる。

【0010】第1の具体的な態様による前記制御手段(30、31、32)は、新たに分岐が生じたときの分岐トレースデータがレジスタ手段(33a~33d、34a~34d)に既に格納されている分岐トレースデータに等しいときは、新たな分岐トレースデータの取得に代えて、一致に係る分岐の回数を対応するレジスタ手段に格納し、新たに分岐が生じたときの分岐トレースデータが前記レジスタ手段に既に格納されている分岐トレースデータと不一致のときは、レジスタ手段を変えて新たな分岐トレースデータを取得する。

【0011】第2の具体的な態様による前記制御手段(30a,32)は、新たに分岐が生じたときその分岐がリピート命令の実行による繰返しであるときは、新たな分岐トレースデータの取得に代えて、そのリピート命令に係る分岐の回数を対応するレジスタ手段に格納し、新たに分岐が生じたときその分岐がリピート命令の実行による繰返しでないときは、レジスタ手段を変えて新たな分岐トレースデータを取得する。第2の具体的な態様は、リピート命令に対してだけ新たなトレースデータ入力を抑止する点で、その回路及び機能は第1の具体的な態様に比べて簡素化されている。

【0012】第3の具体的な態様による前記制御手段(30b,32)は、第2の具体的な態様に対して更に、リビート命令の途中で割込みに基づく分岐が発生したときレジスタ手段を変えて新たな分岐トレースデータを取得する処理を抑止する。これによれば、リビート命令の途中で割込みが発生しても、その割り込みによる分岐ではトレースデータの保持を行なわない。処理若しくはプログラムが正常であれば、割込み処理を終了すると、CPUの処理は割り込み発生時点の処理に復帰されるので、リビート命令途中の割り込みを無視すれば、P

Cトレースの範囲を更に広げることも可能になる、という点でPCトレースの融通性が増す。

[0013]

【発明の実施の形態】図6には本発明に係るデータプロセッサの一例であるマイクロコンピュータのブロック図が示される。同図に示されるマイクロコンピュータ1は、例えば公知の半導体集積回路製造技術によって単結晶シリコンのような1個の半導体基板(半導体チップ)に形成される。このマイクロコンピュータ1は、特に制限されないが、内部バスI-Bus及びペリフェラルバスP-Busを有する。それらバスはデータ、アドレス、制御信号の各信号線群を備えている。

【0014】内部バスI-Busには中央処理装置(C PU) 2、ユーザブレークコントローラ(UBC) 4、 Xメモリ5、及びYメモリ6、バスステートコントロー ラ(BSC) 7が結合されている。バスステートコント ローラ (BSC) 7はペリフェラルバスP-Busに接 続される。ペリフェラルバスP-Busには、特に制限 されないが、割込みコントローラ(INTC)10、ダ イレクトメモリアクセスコントローラ (DMAC) 1 1、フリーランニングタイマ (FRT) 12、シリアル コミュニケーションインタフェース(SCI)13、シ リアルインタフェース (SIO) 14、ユーザデバッグ インタフェース15、及びシステムコントローラ16が 結合されている。図6において17、18で示されるも のは入出力ポート回路である。入出力ポート回路17は 外部アドレスバス、データバス及びコントロールバスと インタフェースされる。入出力ポート回路18は周辺回 路のための外部インタフェース回路とされる。

【0015】前記CPU2は、特に制限されないが、算 術論理演算器などを有する整数ユニット20と共に積和 演算器などを有するDSPユニット21を備える。DS Pユニット21にはDSPレジスタ22が割り当てら れ、整数ユニット20には汎用レジスタ23が割り当て られる。その他にCPU2には制御レジスタ24が設け られている。CPU2における命令フェッチ及び命令デ コードなどの命令制御は命令制御部25が行なう。ま た、演算に必要なデータフェッチは命令制御部から出力 される制御信号に基づいてデータ制御部26が行なう。 40 CPU2は図示を省略する外部メモリなどから命令をフ ェッチし、その命令を命令制御部25の命令デコーダに て解読することにより、整数ユニット20やDSPユニ ット21を用いて当該命令に応じたデータ処理を行う。 【0016】前記DSPユニット21による積和演算を 考慮して、前記Xメモリ5及びYメモリ6はそれ専用の バスX-Bus, Y-Busを介してCPU2に接続す るデータパスを有している。

はプログラムが正常であれば、割込み処理を終了する 【0017】前記パスステートコントローラ7は、CPと、CPUの処理は割り込み発生時点の処理に復帰され U2やDMAC11によるアクセス対象回路(アクセスるので、リピート命令途中の割り込みを無視すれば、P 50 対象とされるアドレスエリア)に応じて、アクセスデー

タサイズ、アクセスタイム、ウェイトステートの挿入制 御などを行なって、バスサイクルを制御する。

【0018】上記マイクロコンピュータ1はシステムコ ントローラ16から出力されるクロック信号に同期動作 される。マイクロコンピュータ1の内外からの割込み要 求や例外処理要求に対するマスク処理や調停は割込みコ ントローラ10が行なう。

【0019】マイクロコンピュータ1は、評価専用のマ イクロコンピュータではなく、所謂実チップであるが、 フェース15によって、ある程度のデバッグ機能を実現 している。

【0020】前記ユーザブレークコントローラ4は、命 令アドレスなどのブレーク条件が設定され、設定された ブレーク条件の成立を監視し、成立を検出したとき、C PU2によるユーザプログラムの実行を停止される。ユ ーザプログラムの実行停止はブレーク割り込みなどを用 いる。ブレーク条件の設定は、特に制限されないが、前 記入出力ポート回路17、18よりBSC7、DMAC 11を介して行なわれる。

【0021】更にユーザブレークコントローラ4は、C PU2による分岐命令実行や割込み発生によりCPU2 の実行命令に分岐が発生したとき、これを検出し、分岐 先アドレスと分岐元アドレスを特定できるデータ (分岐 トレースデータ)を生成して外部に出力可能にする、P Cトレース機能を有する。分岐トレースデータの出力は 前記入出力ポート回路17,18よりBSC7、DMA C11を利用して行なわれる。

【0022】図1には前記PCトレース機能を実現する ためのPCトレース回路の第1の例が示される。同図に おいてPCトレース回路は、シフト制御回路30、コン パレータ31、インクリメンタ32、トレースデータレ ジスタ33a~33d、及びリピート回数レジスタ34 a~34dによって構成される。

【0023】CPU2による命令実行順序が変化される ことになる分岐は、分岐命令、割込み、例外処理、リビ ート命令などによって生ずる。リビート命令は、オペラ ンドとして、命令スタートアドレス、命令エンドアドレ ス、及び繰返し回数を有する。リピート命令が実行され ると、実行命令を命令スタートアドレスに分岐して命令 40 エンドアドレスまで命令を実行する処理を、前記繰返し 回数だけ繰り返す。このようなリピート命令はディジタ ル信号処理で多用される積和演算処理の繰返しを効率化 できる。前記命令制御部25は前記分岐が発生したとき 分岐信号35をアサートする。即ち、分岐命令において は分岐先命令アドレスが出力され或いは分岐先命令がフ エッチされるとき、割込みの場合には割込みによって指 示される処理ルーチンの先頭命令アドレスが出力され或 いは当該先頭命令がフェッチされるとき、また、リピー

或いは当該スタート命令がフェッチされるとき、分岐信 号35がアサートされる。

【0024】前記トレースデータレジスタ33a~33 dはCPU2による命令実行順序が変化される分岐が発 生したとき分岐先及び分岐元の各命令アドレスを特定す るための分岐トレースデータを順次格納するレジスタで あり、直列4段のシフトレジスタ形式を有する。図1の 例では、分岐トレースデータは、分岐先命令アドレス及 び分岐前最後に実行した命令アドレスとされる。前記リ ユーザブレークコントローラ4、ユーザデバッグインタ 10 ピート回数レジスタ34a~34dは、前記夫々のトレ ースデータレジスタ33a~33dに対応して設けられ ており、同様に直列4段のシフトレジスタ形式を有す る。前記分岐先命令アドレス及び分岐前最後に実行した 命令アドレスは、特に制限されないが、命令制御部25 から出力される。

> 【0025】シフトレジスタ形式のリピート回数レジス タ34 a~34 d及びトレースデータレジスタ33a~ 33 dに対するシフト制御は前記シフト制御回路30が 行なう。前記コンパレータ31は、トレースデータレジ 20 スタ33aに格納されている分岐先の情報と分岐先命令 アドレスとを比較し、且つ、トレースデータレジスタ3 3 a に格納され得ている分岐元の情報と前記分岐前最後 に実行した命令アドレスとを比較する。 コンパレータ3 1による双方の比較結果が不一致の状態は、直前に発生 した分岐が繰り返されていないことを意味する。コンパ レータ31による双方の比較結果が一致の状態は、直前 に発生した分岐が再度繰り返されることを意味する。後 者の場合としては、分岐命令によるループの発生、或い はリピート命令による第2回目以降の繰返し処理があ

> 30 る。前者の場合には信号36によりシフト制御回路30 はトレースデータレジスタ33a~33dのシフト動作 を行ない、初段に新しいトレースデータを格納する。後 者の場合には、信号36によりシフト制御回路30によ るシフト動作を抑止させ、その代わりに、初段リピート 回数レジスタ34aの値をインクリメンタ32を介して +1する。

【0026】図2には図1に示されるPCトレース回路 による制御動作のフローチャートが示される。シフト制 御回路30は命令制御部25をモニタし(S1)、分岐 信号35がアサートされたか否かを判定する(S2)。 分岐信号35がアサートされると、リピートかの判定、 即ちコンパレータ31による比較結果が一致状態かの判 定が行なわれる(S3)。リピートでない場合には、ト レースデータレジスタ33a~33d及びリピート回数 レジスタ34a~34dをシフトし(S5)、その時の 分岐先命令アドレス及び分岐前最後に実行した命令アド レスをレジスタ33aに格納し、リピート回数レジスタ を0にリセットする(S6)。一方、ステップS3の判 定結果が、リピートである場合には、前記ステップS ト命令の場合には前記命令スタートアドレスが出力され 50 5.86によるトレースデータの更新を行なわず、リビ ート回数レジスタ34aの値を+1する。

【0027】とれにより、リピート命令やループによっ て同じ分岐が何回も繰り返される場合であっても、毎回 同じトレースデータが新たなトレースデータレジスタに 格納される事態を阻止することができる。したがって、 記憶容量に限りの有るPCトレース用のトレースデータ レジスタを無駄に費やすことがない。したがって、広範 囲にPCトレースを行なうことが可能になる。仮に図7 に例示される比較例の場合には、分岐が発生する度に、 順次格納先レジスタが変化されていくから、同じ分岐が 10 何回も繰り返される場合であっても、毎回同じ分岐トレ ースデータを保持していく。これにより、記憶容量に限 りの有るPCトレース用のレジスタを無駄に費やすこと になる。

【0028】図3には前記PCトレース機能を実現する ためのPCトレース回路の第2の例が示される。同図に おいてPCトレース回路は、図1に対してコンパレータ 31が省かれ、その代わりにリピート実行信号37を受 けるシフト制御回路30aが設けられている。その他の 構成は図1と同じである。前記リピート実行信号37 は、リピート命令における分岐が繰り返されるときアサ ートされる。換言すれば、リピート命令による処理の繰 返しが行なわれるときリピート実行信号37がアサート される。リピート実行信号37がアサートされるときは 分岐信号35は必ずアサートされる。リピート実行信号 37がアサートされると、シフト制御回路30aは、分 岐信号35がアサートされていてもトレースデータレジ スタ33a~33d及びリピート回数レジスタ34a~ 34 dに対するシフト動作を抑止する。それに代え、イ ンクリメンタを利用してリピート回数レジスタ34aの 30 値を+1する。

【0029】このように、図3のPCトレース回路は、 図1に比べて回路構成が簡単になっているが、リピート 命令に対してだけデータレジスタ33a~33d、34 a~34dのシフト動作を抑止する点で、その機能は図 1に比べて簡素化されている。その他の点では図1と同 じ効果を有する。

【0030】図4には前記PCトレース機能を実現する ためのPCトレース回路の第3の例が示される。同図に おいてPCトレース回路は、図3に対してシフト制御回 40 路30bが相違される。図3の構成に対して、シフト制 御回路30 bにはリピート命令の途中であることを示す ステータス信号38aと割込み信号38bとが供給され ている。前記ステータス信号38aは命令制御部25が リピート命令の命令コードをデコードすることによって アサートされ、リピート命令で規定される繰返し回数分 の処理を終了することによってネゲートされる。シフト 制御回路30bはステータス信号38aがアサートされ ている状態によって、リピート命令実行中、若しくはリ ピート命令実行中における分岐が生じていること、換言 50 ッサに広く適用することができる。

すればリピート命令の途中であることを認識することが できる。シフト制御回路30bは、前記ステータス信号 38aによってリピート命令の途中であることを認識し ているときは、割込みに基づく分岐が発生しても、トレ ースデータレジスタ33aに対するデータ更新とレジス タ33a~33d及び34a~34dのシフト動作抑止 する。割込みに基づく分岐の発生は、分岐信号35及び 割り込み信号38bのアサートによって認識される。 【0031】したがって、図4の構成では、リピート命 令の途中で割込みが発生しても、その割り込みによる分 岐ではトレースデータの保持を行なわない。処理若しく

はプログラムが正常であれば、割込み処理が終了する と、CPUの処理は割り込み発生時点の処理に復帰され るので、そのような割り込み処理を無視しても支障がな ければ、PCトレースの範囲を更に広げるという要求に 対処でき、融通性を増すことができる。

【0032】図5には前記PCトレース機能を実現する ためのPCトレース回路の第4の例が示される。同図に おいてシフト制御回路30cによるシフト制御対象はフ 20 ラグ40 a ~ 40 d とされる。分岐先命令アドレス及び 分岐前最後に実行した命令アドレスは入力ゲート42a ~42 dを介してトレースデータレジスタ33a~33 dに供給される。リピート回数レジスタ34a~34d の値はインクリメンタ41a~41dによって選択的に +1される。インクリメンタ41a~41dによる+1 動作はリピート実行信号37のアサートによって制御さ れる。どのインクリメンタ41a~41dを動作させ、 また、どの入力ゲート42a~42dを動作させるか は、フラグ40a~40dの値によって制御される。フ ラグ40a~40dは、分岐信号35によって分岐が生 じたときそれがリピート命令による繰返しでないとき、 シフト制御回路30cによってシフトされる。したがっ て、上述のトレースデータレジスタを直列的に接続した。 シフトレジスタ形式でなくても図1と同様の効果を得る ことができる。

【0033】以上本発明者によってなされた発明を実施 形態に基づいて具体的に説明したが、本発明はそれに限 定されるものではなく、その要旨を逸脱しない範囲にお いて種々変更可能であることは言うまでもない。

【0034】例えば、トレースデータレジスタの段数は 4段に限定されず適宜変更することができる。マイクロ コンピュータの機能実モジュールは図6に限定されな い。また、PCトレース機能をサポートする回路ブロッ クもユーザブレークコントローラに限定されない。

【0035】以上の説明では主として本発明者によって なされた発明をその背景となった利用分野であるDSP ユニットを有するマイクロコンピュータに適用した場合 について説明したが、本発明はそれに限定されず、CP Uを含み命令若しくはコマンドを実行するデータプロセ

[0036]

【発明の効果】本願において開示される発明のうち代表 的なものによって得られる効果を簡単に説明すれば下記

【0037】すなわち、リピート命令やループによって 同じ分岐が何回も繰り返される場合であっても、毎回同 じトレースデータが新たなトレースデータレジスタに格 納される事態を阻止することができる。したがって、記 **憶容量に限りの有るPCトレース用のトレースデータレ** ジスタを無駄に費やすととがない。したがって、広範囲 10 30,30a,30b,30c シフト制御回路 にPCトレースを行なうことが可能になる。

【図面の簡単な説明】

【図1】PCトレース機能を実現するためのPCトレー ス回路の第1の例を示すブロック図である。

【図2】図1に示されるPCトレース同路による制御動 作の一例を示すフローチャートである。

【図3】PCトレース機能を実現するためのPCトレー ス回路の第2の例を示すブロック図である。

【図4】PCトレース機能を実現するためのPCトレー ス回路の第3の例を示すブロック図である。

【図5】PCトレース機能を実現するためのPCトレー ス回路の第4の例を示すブロック図である。

【図6】本発明に係るデータプロセッサの一例であるマ*

* イクロコンピュータを全体的に示すブロック図である。

【図7】分岐が発生する度に毎回トレースデータを更新 する形式のPCトレース回路を比較例として示すブロッ ク図である。

【符号の説明】

1 マイクロコンピュータ

2 CPU

4 ユーザブレークコントローラ

25 命令制御部

31 コンパレータ

32 インクリメンタ

33a~33d トレースデータレジスタ

34 a~34d リピート回数レジスタ

35 分岐信号

37 リピート実行信号

38a リピート命令の途中であることを示すステータ ス信号


38b 割り込み信号

20 40a~40d フラグ


41a~41d インクリメンタ

42a~42d 入力ゲート


【図1】




【図2】




(図3)




【図4】



【図5】



【図6】



This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

BLACK BORDERS

IMAGE CUT OFF AT TOP, BOTTOM OR SIDES

FADED TEXT OR DRAWING

BLURRED OR ILLEGIBLE TEXT OR DRAWING

SKEWED/SLANTED IMAGES

COLOR OR BLACK AND WHITE PHOTOGRAPHS

GRAY SCALE DOCUMENTS

LINES OR MARKS ON ORIGINAL DOCUMENT

REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

OTHER:

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.